(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平9-181279

(43)公開日 平成9年(1997)7月11日


(51) Int.Cl. <sup>6</sup>	識別記号 庁内整理番	号 FI	技術表示箇所
HO1L 27/115		H01L 27/10	434
G11C 16/06		G11C 17/00	5 2 0 C
H01L 21/8247		H01L 29/78	371
29/788			
29/792			
		審査請求 未請求	請求項の数9 OL (全 11 頁)
(21)出顯番号	<b>特膜平7-307207</b>	(71)出顧人 000004	123
		日本鋼	管株式会社
(22)出顧日	平成7年(1995)11月27日	東京都	千代田区丸の内一丁目1番2号
		(72) 発明者 竹内	信善
(31)優先権主張番号	特顧平6-296304	東京都	千代田区丸の内一丁目1番2号 日
(32)優先日	平6 (1994)11月30日	本鋼管	株式会社内
(33)優先權主張国	日本(JP)	(74)代理人 弁理士	長谷川 和音
(31)優先権主張番号	特顧平7-103657		
(32)優先日	平7 (1995) 4 月27日		
(33)優先権主張国	日本 (JP)		
(31)優先権主張番号	特顯平7-279107	İ	
(32)優先日	平7 (1995)10月26日		
(33)優先権主張国	日本 (J P)		

# (54) 【発明の名称】 リファレンス装置およびその製造方法、ならびにそれを利用したペリファイ方法

# (57)【要約】

【課題】回路面積の増大等の問題を生じさせることなく デバイスの多様化に対応することができるリファレンス 装置を提供することを目的とする。

【解決手段】本発明は半導体装置の電流または電圧を判 定するためのリファレンス装置2を提供するものであ る。このリファレンス装置2は、しきい値が異なる複数 のリファレンスセル5, 6, 7と、これらのうちの一つ を選択する選択回路4とを備えている。例えば、このリ ファレンス装置2に流れる電流と、半導体セル1に流れ る電流とをセンスアンプ3により比較することにより半 導体装置の電流を判定する。



#### 【特許請求の範囲】

【請求項1】 半導体装置の電流または電圧を判定するためのリファレンス装置であって、しきい値が異なる複数のリファレンスセルと、これらのうちの一つを選択する選択回路とを備えていることを特徴とするリファレンス装置。

【請求項2】 前記各リファレンスセルは、主面を有する第1導電型の半導体基板と、その主面に形成された第2導電型のソースおよびドレインと、前記主面のソースおよびドレインの間のチャネル領域の上に絶緑膜を介して設けられたフローティングゲートと、その上に絶緑層を介して設けられたコントロールゲートとを有し、これらリファレンスセルのフローティングゲートとコントロールゲートとの間のキャパシタンスが複数のリファレンスセル間で異なっていることを特徴とする請求項1に記載のリファレンス装置。

【請求項3】 前記各リファレンスセルは、主面を有する第導電型の半導体基板と、その主面に形成された第2 導電型のソースおよびドレインと、前記主面のソースおよびドレインの間のチャネル領域の上に絶縁膜を介して 20 設けられたフローティングゲートと、その上に絶縁層を介して設けられたコントロールゲートとを有し、これらリファレンスセルにおけるフローティングゲートのコントロールゲートに対向する面のコントロールゲートに対応する部分の面積が前記複数のリファレンスセル間で異なっていることを特徴とする請求項1に記載のリファレンス装置。

【請求項4】 半導体装置の電流または電圧を判定するためのリファレンス装置であって、しきい値が異なる複数のリファレンスセルと、これらのうちの一つを選択する選択回路とを備え、

前記各リファレンスセルは、主面を有する第1導電型の 半導体基板と、その主面に形成された第2導電型のソースおよびドレインと、前記主面のソースおよびドレイン の間のチャネル領域の上に絶縁膜を介して設けられたフローティングゲートと、このフローティングゲートから 突出するようにその上に連続して設けられたコントロールゲートとを有し、

前記導電性キャップの面積が複数のリファレンスセル間 40 で異なっていることを特徴とするリファレンス装置。

【請求項5】 前記各リファレンスセルの導電性キャップが、同一の導電層から形成されていることを特徴とする請求項4に記載のリファレンス装置。

【請求項6】 しきい値が異なる複数のリファレンスセルと、これらのうちの一つを選択する選択回路とを備え、半導体装置の電流または電圧を判定するためのリファレンス装置の製造方法であって、

第1導電型の半導体基板上に、第1の絶緑膜を形成する 工程と、 前記第1の絶緑膜上に各リファレンスセルのフローティングゲートとなる第1の導電膜を形成する工程と、

前記第1の導電膜をエッチングして、各リファレンスセルのフローティングゲートを形成する工程と、

前記半導体基板の主面に、各リファレンスセルのドレインおよびソースとなる拡散領域を形成する工程と、

前記フローティングゲート間に第2の絶緑膜を形成する 工程と、

2 導電型のソースおよびドレインと、前記主面のソース 前記各リファレンスセルのフローティングゲートおよび およびドレインの間のチャネル領域の上に絶縁膜を介し 10 第2の絶縁膜の上に、各リファレンスセルの導電性キャ て設けられたフローティングゲートと、その上に絶縁層 ップとなる第2の導電膜を形成する工程と、

前記各リファレンスセルの導電性キャップに対応しそれ ぞれ面積が異なる複数の開口部を有するマスクを用いて フォトリソグラフィーにより前記第2の導電膜をエッチ ングし、各リファレンスセルにおいてそれぞれ面積の異 なる導電性キャップをフローティングゲートから突出す るように形成する工程と、

前記第2の絶縁膜および前記導電性キャップの上に第3 の絶縁膜を形成する工程と、

が記第3の絶縁膜上にコントロールゲートとなる第3の 導電膜を形成する工程とを有することを特徴とするリファレンス装置の製造方法。

【請求項7】 しきい値が異なる複数のリファレンスセルと、これらのうちの一つを選択する選択回路とを備え、半導体装置の電流または電圧を判定するためのリファレンス装置の製造方法であって、

第1導電型の半導体基板上に、第1の絶縁膜を形成する 工程と、

前記第1の絶縁膜上に各リファレンスセルのフローティ 30 ングゲートとなる第1の導電膜を形成する工程と、

前記各リファレンスセルのフローティングゲートに対応 しそれぞれ面積が異なる複数の開口部を有するマスクを 用いてフォトリソグラフィーにより前記第2の導電膜を エッチングし、各リファレンスセルにおいてそれぞれ面 積の異なるフローティングゲートを形成する工程と、

前記半導体基板の主面に、各リファレンスセルのドレインおよびソースとなる拡散領域を形成する工程と、

前記フローティングゲート間に第2の絶縁膜を形成する 工程と、

前記第2の絶縁膜および前記導電性キャップの上に第3の絶縁膜を形成する工程と、

前記第3の絶緑膜上にコントロールゲートとなる第3の 導電膜を形成する工程とを有することを特徴とするリファレンス装置の製造方法。

【請求項8】 半導体装置の電流または電圧を判定するためのリファレンス装置であって、しきい値が異なる複数のリファレンスセルと、これらのうちの一つを選択する選択回路とを備え、

前記各リファレンスセルは、主面を有する半導体基板 50 と、その主面に形成された読み出しトランジスタ部およ

-2-

びコントロールゲート部と、これら読み出しトランジス 夕部およびコントロールゲート部の上に設けられた共通 のフローティングゲートとを備えた1poly型EPR OM構造を有し、コントロールゲート部におけるフロー ティングゲートとアクティブ領域とが重なる部分の面積 と、読み出しトランジスタ部におけるフローティングゲ ートとアクティブ領域とが重なる部分の面積との比がリ ファレンスセル間で異なっていることを特徴とするリフ ァレンス装置。

ルと、これらのうちの一つを選択する選択回路とを備 え、半導体装置の電流または電圧を判定するためのリフ ァレンス装置を用いたベリファイ方法であって、前記複 数のリファレンスセルおよびメモリセルに一定の電圧を 印加し、その際の半導体装置の電流を各リファレンスセ ルの電流と比較することでベリファイを行うことを特徴 とするリファレンス装置を利用したベリファイ方法。

# 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】この発明は、フローティング 20 ゲート型不揮発性メモリなどの半導体装置の電流または 電圧を判定するためのリファレンス装置およびその製造 方法、ならびにそれを利用したベリファイ方法に関す る。

#### [0002]

【従来の技術】フローティングゲート型不揮発性半導体 メモリ装置において、アレイ中のセルを「0」、「1」 で判定する際、所定の条件下でセルに流れる電流と、標 準トランジスタに流れる電流とを差動アンプで比較する が、この標準トランジスタをリファレンスセルと称して

【0003】このようなリファレンスセルは、アレイ中 のセルとの相似性を保つため、アレイセルと全く同じ構 造に形成されたり、コントロールゲートとフローティン グゲートとが接続したいわゆるダミーセル型に形成され るのが一般的である。つまり、リファレンスセルアレイ はセルアレイのミニチュア版となっている。

【0004】また、ロジックデバイスの出力を判定する ようなリファレンスにおいても、リファレンスレベル は、そのデバイスで使用しているトランジスタのしきい 40 値に限られてしまうのが一般的である。

#### [0005]

【発明が解決しようとする課題】ところで、近年、デバ イスの特性が多様化しており、例えば多値メモリのよう に「0」、「0.5」、「1」などの判定が必要となっ てきている。

【0006】このような要請に対し、従来のアプローチ ではセンス比の異なる複数のセンスアンプを用意してデ パイスの多様化すなわち多値化に対応することになる。

加し、チップ面積の増大、コスト高につながるという問 題がある。

【0008】一方、不揮発性半導体メモリ装置におい て、プログラム後または消去後のメモリセルのしきい値 を確認するペリファイ時には、ベリファイ電圧をベリフ ァイしたい状態に応じて変えている。しかし、このよう にしてベリファイを行う場合には、電圧供給回路の回路 が複雑になってしまうという問題がある。

【0009】この発明はかかる事情に鑑みてなされたも 【請求項9】 しきい値が異なる複数のリファレンスセ 10 のであって、上述のような問題を生じさせることなくデ バイスの多様化に対応することができるリファレンス装 置およびその製造方法を提供することを目的とする。

> 【0010】また、このようなリファレンス装置を利用 して複雑な電圧設定を行うことなくメモリセルのベリフ ァイを行うことができるベリファイ方法を提供すること を目的とする。

#### [0011]

【課題を解決するための手段】本発明は、上記課題を解 決するために、第1に、半導体装置の電流または電圧を 判定するためのリファレンス装置であって、しきい値が 異なる複数のリファレンスセルと、これらのうちの一つ を選択する選択回路とを備えていることを特徴とするリ ファレンス装置を提供する。

【0012】第2に、上記装置において、前記各リファ レンスセルは、主面を有する半導体基板と、その主面に 形成されたソースおよびドレインと、前記主面のソース およびドレインの間のチャネル領域の上に絶縁膜を介し て設けられたフローティングゲートと、その上に設けら れたコントロールゲートとを有し、これらリファレンス セルのフローティングゲートとコントロールゲートとの 間のキャパシタンスが複数のリファレンスセル間で異な っていることを特徴とするリファレンス装置を提供す る。

【0013】第3に、上記装置において、前記各リファ レンスセルは、主面を有する半導体基板と、その主面に 形成されたソースおよびドレインと、前記主面のソース およびドレインの間のチャネル領域の上に絶縁膜を介し て設けられたフローティングゲートと、その上に設けら れたコントロールゲートとを有し、これらリファレンス セルにおけるフローティングゲートのコントロールゲー トに対向する面のコントロールゲートに対応する部分の 面積が前記複数のリファレンスセル間で異なっているこ とを特徴とするリファレンス装置を提供する。

【0014】第4に、半導体装置の電流または電圧を判 定するためのリファレンス装置であって、しきい値が異 なる複数のリファレンスセルと、これらのうちの一つを 選択する選択回路とを備え、前記各リファレンスセル は、主面を有する第1導電型の半導体基板と、その主面 に形成された第2導電型のソースおよびドレインと、前 【0007】しかしながら、この方法では回路面積が増 50 記主面のソースおよびドレインの間のチャネル領域の上

30

に絶緑膜を介して設けられたフローティングゲートと、 このフローティングゲートから突出するようにその上に 連続して設けられた導電性キャップと、その上に絶録層 を介して設けられたコントロールゲートとを有し、前記 導電性キャップの面積が複数のリファレンスセル間で異 なっていることを特徴とするリファレンス装置を提供す る。

【0015】第5に、上記装置において、各リファレン スセルの導電性キャップが、同一の導電層から形成され ていることを特徴とするリファレンス装置を提供する。 【0016】第6に、しきい値が異なる複数のリファレ ンスセルと、これらのうちの一つを選択する選択回路と を備え、半導体装置の電流または電圧を判定するための リファレンス装置の製造方法であって、第1導電型の半 導体基板上に、第1の絶縁膜を形成する工程と、前記第 1の絶縁膜上に各リファレンスセルのフローティングゲ ートとなる第1の導電膜を形成する工程と、前記第1の 導電膜をエッチングして、各リファレンスセルのフロー ティングゲートを形成する工程と、前記半導体基板の主 面に、各リファレンスセルのドレインおよびソースとな 20 る拡散領域を形成する工程と、前記フローティングゲー ト間に第2の絶縁膜を形成する工程と、前記各リファレ ンスセルのフローティングゲートおよび第2の絶縁膜の 上に、各リファレンスセルの導電性キャップとなる第2 の導電膜を形成する工程と、前記各リファレンスセルの 導電性キャップに対応しそれぞれ面積が異なる複数の開 口部を有するマスクを用いてフォトリソグラフィーによ り前記第2の導電膜をエッチングし、各リファレンスセ ルにおいてそれぞれ面積の異なる導電性キャップをフロ ーティングゲートから突出するように形成する工程と、 前記第2の絶縁膜および前記導電性キャップの上に第3 の絶縁膜を形成する工程と、前記第3の絶縁膜上にコン トロールゲートとなる第3の導電膜を形成する工程とを 有することを特徴とするリファレンス装置の製造方法を 提供する。

【0017】第7に、しきい値が異なる複数のリファレ ンスセルと、これらのうちの一つを選択する選択回路と を備え、半導体装置の電流または電圧を判定するための リファレンス装置の製造方法であって、第1導電型の半 導体基板上に、第1の絶緑膜を形成する工程と、前記第 40 1の絶緑膜上に各リファレンスセルのフローティングゲ ートとなる第1の導電膜を形成する工程と、前記各リフ ァレンスセルのフローティングゲートに対応しそれぞれ 面積が異なる複数の開口部を有するマスクを用いてフォ トリソグラフィーにより前記第2の導電膜をエッチング し、各リファレンスセルにおいてそれぞれ面積の異なる フローティングゲートを形成する工程と、前記半導体基 板の主面に、各リファレンスセルのドレインおよびソー スとなる拡散領域を形成する工程と、前記フローティン グゲート間に第2の絶緑膜を形成する工程と、前記第2 50 ティングゲートから突出するように導電性キャップを設

の絶縁膜および前記導電性キャップの上に第3の絶縁膜 を形成する工程と、前記第3の絶緑膜上にコントロール ゲートとなる第3の導電膜を形成する工程とを有するこ とを特徴とするリファレンス装置の製造方法を提供す る。

【0018】第8に、半導体装置の電流または電圧を判 定するためのリファレンス装置であって、しきい値が異 なる複数のリファレンスセルと、これらのうちの一つを 選択する選択回路とを備え、前記各リファレンスセル は、主面を有する半導体基板と、その主面に形成された 10 読み出しトランジスタ部およびコントロールゲート部 と、これら読み出しトランジスタ部およびコントロール ゲート部の上に設けられた共通のフローティングゲート とを備えたlpoly型EPROM構造を有し、コント ロールゲート部におけるフローティングゲートとアクテ ィブ領域とが重なる部分の面積と、読み出しトランジス 夕部におけるフローティングゲートとアクティブ領域と が重なる部分の面積との比がリファレンスセル間で異な っていることを特徴とするリファレンス装置を提供す

【0019】第9に、しきい値が異なる複数のリファレ ンスセルと、これらのうちの一つを選択する選択回路と を備え、半導体装置の電流または電圧を判定するための リファレンス装置を用いたベリファイ方法であって、前 記複数のリファレンスセルおよびメモリセルに一定の電 圧を印加し、その際の半導体装置の電流を各リファレン スセルの電流と比較することでベリファイを行うことを 特徴とするリファレンス装置を利用したベリファイ方法 を提供する。

【0020】上記第1の発明によれば、しきい値が異な 30 る複数のリファレンスセルのうち、いずれかを選択回路 により選択してそれをセルの判定に用いるので、複数の センスアンプを用いることなく、デバイスの多様化に対 応することができる。

【0021】第2の発明によれば、リファレンスセルの フローティングゲートとコントロールゲートとの間のキ ャパシタンスを複数のリファレンスセル間で異ならしめ ることにより、ゲートカップル比を異ならせることがで き、これによりリファレンスセルのしきい値を異なるも のとすることができる。

【0022】第3の発明によれば、フローティングゲー トにおけるコントロールゲートに対向する面のコントロ ールゲートに対応する部分の面積を複数のリファレンス セル間で異ならしめ、これによりフローティングゲート とコントロールゲートとの間のキャパシタンスを異なら しめるので、複雑な工程を付加することなく、リファレ ンスセルのしきい値を異なるものとすることができる。 【0023】第4の発明によれば、各リファレンスセル において、フローティングゲートに連続し、かつフロー

【0032】半導体セル1は複数配列されて図2に示す ようなセルアレイ10を形成し、リファレンスセル5、 6,7は図3に示すようなリファレンスセルアレイを形 成している。

け、その面積を各リファレンスセル間で異ならしめ、こ れにより導電性キャップと一体となったフローティング ゲートとコントロールゲートとの間のキャパシタンスを 異ならしめるので、複雑な工程を付加することなく、リ ファレンスセルのしきい値を異なるものとすることがで

【0033】例えば、セル1として不揮発性半導体メモ リを用い、上記リファレンス装置2のリファレンスセル 5, 6, 7として同型の半導体を用いて、このリファレ ンス装置2をプログラムベリファイに用いる。そして、 図4に示すように、ベリファイ電圧Vaoにおいて、電流 10 が I a 1 になったらプログラムを停止するセル、電流が I d2になったらプログラムを停止するセル、電流が I d3に なったらプログラムを停止するセルをそれぞれリファレ ンスセル 5, 6, 7に対応させることにより、プログラ

ムしなかったセル、Id1のセル、Id2のセル、Id3のセ

ルの4水準の多値メモリ形成を行うことができる。すな

わち、複数のセンスアンプを用いることによる回路面積

の増大を招くことなく、多値メモリに対応することがで

【0024】第5の発明によれば、各リファレンスセル の導電性キャップが、同一の導電層から形成されるの で、導電性キャップを簡単な工程で形成することができ る。

> 【0034】なお、図5にこの際の半導体セルのI-d 特性を示す。また、図6にprogramlow の場合のセルの しきい値分布例を示す。ここで、program low とは、メ モリセルのしきい値電圧を低くする動作、またはそのし きい値電圧がそのようなプログラム動作の後に低くなる 状態を意味する("´94 Symposiumu on VLSITe **chnology** " 97~98頁参照)。この文献に記載され た典型的な実施例においては、プログラム動作におい て、-8 Vが選択されたワード線に印加され、5 Vまた は0 Vがドレインに印加される。5 Vが印加される場合 には、フローティングゲートからドレインへの電子の放 出が生じ、メモリーセルのしきい値電圧は低くなる。

【0025】第6および第7の発明によれば、単一のマ スクに異なる大きさの開口部を用いることにより、各リ ファレンスセルのフローティングゲートまたはその上に 連続して設けられる導電性キャップの面積を異ならしめ ることができるので、簡単な工程によりしきい値の異な るリファレンスセルを実現することができる。

> 【0035】図6はベリファイなしで時間モードで一斉 消去した後にprogram low を行った例であるが、V+0の ベリファイをIdiで行う場合には、プログラムレベルは I d2に対応する V+1、 I d3 に対応する V+2 を加えた 3 水 準となる。

【0026】第8の発明によれば、読み出しトランジス 夕部およびコントロールゲート部と、これら読み出しト ランジスタ部およびコントロールゲート部の上に設けら れた共通のフローティングゲートとを備えた1poly 型EPROM構造の複数のリファレンスセルにおいて、 コントロールゲート部におけるフローティングゲートと アクティブ領域とが重なる部分の面積と、読み出しトラ ンジスタ部におけるフローティングゲートとアクティブ 領域とが重なる部分の面積との比を各リファレンスセル 間で異ならしめ、これによりゲートカップル比を異なら しめるので、この場合にも複雑な工程を付加することな く、リファレンスセルのしきい値を異なるものとするこ とができる。

> 【0036】次に、リファレンスセルの構造例について 説明する。

【0027】第9の発明によれば、リファレンスセルの しきい値の違いをベリファイ電圧の違いに置き換えられ るので、複雑な電圧設定の必要がなくなる。

> 【0037】ここでは、Poly- Siキャップ型のフロー ティングゲートセルを用いた例について説明する。Poly - Siキャップ型のフローティングゲートセルは米国特 許第4833514号に示されており、例えば図7に示 すような構造を有している。すなわち、p型の基板21 の主面にn型のソース22及びドレイン23が形成され ており、その間のチャネル領域24の上には、ゲート絶 緑膜25を介してPoly- Siのフローティングゲート2 6が形成されており、さらにその上にPoly- Siキャッ プ27が形成されている。Poly-Siキャップ27の上 には例えばONO(酸化物-窒化物-酸化物)からなる 層間絶緑層28を介してPoly- Siからなるコントロー 50 ルゲート29が形成されている。なお、フローティング

[0028]

【発明の実施の形態】以下、本発明の実施の形態につい て具体的に説明する。

【0029】図1は本発明の一実施形態に係るリファレ ンス装置が組み込まれた判定回路の構成を示す図であ る。

【0030】この回路は、被判定半導体セル1、リファ レンス装置2、およびこれらに接続されたセンスアンプ (差動アンプ) 3とを備えている。このセンスアンプ3 は、所定条件下で、セル1に流れる電流とリファレンス 装置に流れる電流とを比較する。

【0031】リファレンス装置2は、リファレンス選択 回路4と、それぞれしきい値が異なる3個のリファレン スセル5, 6, 7とを備えており、リファレンス選択回 路4により、リファレンスセル5,6,7のいずれかが 選択される。これらリファレンスセルは半導体セル1と 同じ型の半導体であり、同一セルアレイ中に形成されて いる。

30

40

ゲート26の側方には絶緑層30が形成されている。

【0038】フローティングゲート26はチャネル領域 24を覆うように設けられており、その上のPoly- Si キャップ27はソース22およびドレイン23の一部ま たは全部、またはフィールド酸化膜等素子分離領域の一 部をカバーする庇状をなしている。そして、このPoly-Siキャップ27はフローティングゲート26の一部と して機能する。このPoly- Siキャップ27を設けるこ とにより、フローティングゲートおよびコントロールゲ ート間のキャパシタンスを大きくすることができる。

【0039】ここで、リファレンスセルのしきい値は、 フローティングゲートおよびコントロールゲート間のキ ャパシタンスを変化させてゲートカップル比を変化させ ることによりコントロールすることができるから、上記 構造においてPoly- Siキャップ27の面積を異ならし め、Poly- Siキャップ27とコントロールゲート29 とが重なり合う部分の面積を変化させることにより、し きい値を異ならしめることができる。

【0040】例えば、図8の (a) ~ (c) に示すよう に、Polv- Siキャップの面積を3種類にすることによ り、リファレンスセルのしきい値を3水準にすることが できる。すなわち、(a)に示すPoly- Siキャップ2 7を有するリファレンスセルを上述のリファレンスセル 5に対応させ、(b)、(c)のように、順次長くした (すなわち面積を広くした)Poly- Siキャップ27 ´、27''を有するリファレンスセルを上述のリファレ ンスセル6、7に対応させる。

【0041】次に、これらのリファレンスセルの製造工 程の一例について図9を参照しながら説明する。

【0042】まず、p型の基板21に例えば酸化シリコ ンで形成されたゲート絶緑膜を形成し、その上にフロー ティングゲート用の第1のPoly- Si膜を形成する。こ の第1のPoly- Si膜を一般的なフォトリソグラフィー 工程によりエッチングして各リファレンスセルに対応す るフローティングゲート26を形成する。次いで、イオ ン注入により、半導体基板21の主面に、各リファレン スセルのソース22およびドレイン23を形成する(図 9 (a) 参照)。

【0043】次に、全面に絶縁膜を形成した後、エッチ バックして各リファレンスセルのフローティングゲート 26の間に、例えば酸化シリコンからなる絶縁膜30を 形成する(図9(b)参照)。

【0044】次に、第2のPoly- Si膜を形成し、引き 続き各リファレンスセルのPoly- Siキャップに対応し てそれぞれ長さ(面積)が異なる複数の閉口部を有する マスクを用いて、フォトリソグラフィーにより第2のPo ly- Si膜をエッチングし、各リファレンスセルにおい てそれぞれ面積の異なる導電性キャップ27、27′、 27"をフローティングゲート26から突出するように 形成する(図9 (c)参照)。

【0045】次に、Poly- Siキャップ27、27´、 27"および絶緑膜30の上に、例えばONO(酸化物 一窒化物一酸化物)からなる層間絶緑層28を形成し、 さらにその上にてPoly- Siからなるコントロールゲー ト29を形成する(図9 (d) 参照)。

【0046】以上の工程により、互いにしきい値が異な る複数のリファレンスセルを形成することができる。

【0047】このように、Poly- Siキャップの加工の 際のフォトリソグラフィー工程で、Poly- Siキャップ の長さ(面積)が異なるパターンをマスクに載せておく 10 だけで、複雑な工程を付加することなく、極一般的な薄 膜形成技術およびフォトリソグラフィー技術を用いてし きい値が異なる複数のリファレンスセルをを製造するこ とが可能である。すなわち、レチクル段階で大きさの異 なるパターンを形成してマスクを改良するといった簡単 な工程でリファレンスセルのしきい値を異ならしめるこ とができる。

【0048】以上のセルは、フローティングゲートの上 にPoly- Siキャップを設けたものであるが、このよう なキャップを設けず、フローティングゲート自体にPoly - Siキャップの機能を持たせてもよい。このような構 造のセルを図10~図12に示す。図10はこのような セルのセルアレイの一部を示す平面図であり、図11は そのX-X′断面図、図12はY-Y′断面図である。 これらの図に示すように、このセルにおいては、フロー ティングゲート37がソース32およびドレイン33の 一部、および素子分離領域36の一部をカバーするよう になっている。このセルの具体的な構造は図11、12 に示されている。すなわち、p型の基板31の主面にn 型のソース32及びドレイン33が形成されており、そ の間のチャネル領域34の上には、ゲート絶縁膜35が 形成されている。そして、ゲート絶縁膜35の上にはPo ly- Siのフローティングゲート37が形成されてお り、さらにその上に例えばONO(酸化物-窒化物-酸 化物)からなる層間絶緑層38を介してPoly- Siから なるコントロールゲート39が形成されている。そし て、これらのセルは素子分離領域36により分離されて いる。

【0049】このような構成のセルにおいては、フロー ティングゲート37の面積を変化させて、フローティン グゲート37とコントロールゲート39とが重なり合う 部分の面積を変化させることによりフローティングゲー トおよびコントロールゲート間のキャパシタンスを変化 させ、もってゲートカップル比を変化させることによ り、しきい値をコントロールすることができる。この場 合にも、フローティングゲートを形成する際に、上述し たように、各リファレンスセルのフローティングゲート に対応してそれぞれ長さ(面積)が異なる複数の開口部 を有するマスクを用いればよく、それ以外の複雑な手段 50 を用いる必要はない。

【0050】すなわち、まず、p型の基板31に例えば酸化シリコンで形成されたゲート絶緑膜を形成し、その上にフローティングゲート用の第1のPoly-Si膜を形成し、各リファレンスセルのフローティングゲートに対応してそれぞれ長さ(面積)が異なる複数の開口部を有するマスクを用いて、フォトリソグラフィーにより第1のPoly-Si膜をエッチングし、各リファレンスセルにおいてそれぞれ面積の異なるフローティングゲートを形成する。

【0051】その後、拡散領域の形成、フローティング ゲート間の絶縁膜の形成、層間絶縁膜の形成、およびコントロールゲートの形成を一般的な工程を用いて行うことにより、しきい値の異なる複数のリファレンスセルを 形成することができる。

【0052】なお、この場合に、フローティングゲートおよびコントロールゲート間のキャパシタンスを異ならしめるためにコントロールゲートの幅を変化させてもよい。また、フローティングゲートをソース、ドレインの配列方向に直交する方向に延在させた例について示したが、ソース、ドレインの配列方向に延在するように設け 20 てもよいことはいうまでもない。

【0053】次に、リファレンスセルの他の構造例について図13を参照して説明する。

【0054】ここでは、1993 VLSI シンポジ ウム 52-Aによる1poly型EPROMをロジックデ バイスのリファレンスセルとして用いた例について示 す。このセルは、p型の基板41の一部にn-well 42 が形成され、n-well42以外の部分にn+型 のソース43およびドレイン44が、n-well42 の部分にソース45およびドレイン46がそれぞれ形成 30 されており、これらの間のチャネル領域47、48の上 に、ゲート酸化膜(図示せず)を介して共通のフローテ ィングゲート49が設けられている。すなわち、NMO SとPMOSとが組み合わされたCMOS構造を有して いる。そして、ソース43およびドレイン44は電源5 1から電圧Veが印加されており、ソース45およびド レイン46は接地されており、NMOS部分が読み出し トランジスタとして機能し、PMOS部分がコントロー ルゲート部として機能する。なお、参照符号52は接地 特性を良好にするための高濃度領域である。

【0055】このような1poly型EPROM構造においては、そのゲートカップル比が、しきい値イオン注入の注入量、ゲート酸化膜の膜厚や、コントロールゲート部(PMOS)におけるフローティングゲートとアクティブ領域とが重なる部分の面積と、読み出しトランジスタ部(NMOS)におけるフローティングゲートとアクティブ領域とが重なる部分の面積との比(以下アクティブ領域とが重なる部分の面積との比(以下アクティブ領域の面積比と記す)に依存する。従って、これらを異ならしめることによりゲートカップル比を変化させ、もってしきい値を異ならしめることができる。

12

【0056】この場合に、しきい値イオン注入量を変化させる手法およびゲート酸化膜の膜厚を変化させる手法の場合には、工程数が増加してしまうが、アクティブ領域の面積比を変化させる手法の場合には工程数を増加させる恐れはないのでより好ましい。すなわち、上記アクティプ領域の面積比は、素子分離領域形成フォトステップにおいてPMOSおよびNMOSのチャネル領域の面積(ゲート酸化膜面積)を変化させるか、またはフローティングゲート形成フォトステップでフローティングゲートの面積を変化させることにより多段化することができるが、これらの面積を変化させるためには、工程を増加させることなく上述した例と同様にフォトマスクを改良するという簡便な手法で十分である。

【0057】このように作製されたリファレンスセルは、ロジックとの相性が良いことは明らかである。例えば、リファレンスセルをロジック回路を製造するのと同じプロセスで一度に作製することができる。

【0058】このように本発明のリファレンス装置をロジックデバイスに用いる場合には、ロジック回路やそのブロックからの出力に対して、例えば3水準の判定を行うに際し、出力レベルId1、Id2、Id3に応じて出力先を変化させたり、出力レベルの違う回路A, Bに対し、Aに対してはId1-Id2をチェックするリファレンスとして、Bに対してはId3-Id2をチェックするリファレンスとして用いることもでき、その目的に応じて種々の応用が可能である。また、1poly型EPROM構造としてはCMOS構造に限ることなく、1poly型EPROM構造として知られているすべての構造のものを用いることができる。

70、【0059】次に、本発明の他の実施形態について説明 する。

【0060】図14に、図1のリファレンス装置の各リファレンスセルおよびメモリセルに、これらに電圧を供給する電圧供給回路8を接続した状態を示す。

【0061】一般に、フラッシュメモリ等の不揮発性半導体メモリ装置において、プログラム後、または消去後のメモリセルのしきい値を確認する作業はベリファイと呼ばれている。

【0062】一般的に、メモリセルにおいては、しきい値が高い状態(VthH)と低い状態(VthL)を十分なマージンをとってペリファイするため、ペリファイ時にメモリセルのゲートに印加する電圧(ペリファイ電圧)は、ベリファイしたい状態に応じて変化させている。すなわち、図15に示すように、VthHのペリファイにはベリファイ電圧VGHを、VtHLのペリファイにはベリファイ電圧VGLを与えている。ここでVGHはVGLよりも大きい。

【0063】一方、リファレンスセルには、ベリファイ したい状態にかかわらず一定の電圧VR が印加され、判 50 定した状態のリファレンスとなるセル電流 IR を流して

いる。すなわち、プログラム後または消去後のメモリセ ルにベリファイ電圧を与え、そのとき流れる電流をIR と比較し、ベリファイを行うのである。ここで、ドレイ ンに印加される電圧Vo は、メモリセル、リファレンス セルともに同一である。

【0064】本実施形態のリファレンス装置の場合に は、図16に示すように、ベリファイ電圧Ven(n= 1、2、3) に対して、リファレンスセル電流 I dn (n =1, 2, 3) でベリファイしているわけである。

【0065】ところで、本発明では同一VRに対する各 リファレンスセルの電流値IRnは異なる。これを利用す ると、図17に示すように、ベリファイ電圧を各セル状 態毎に設定しなくともベリファイを行うことができるこ とがわかる。つまり、あるベリファイ電圧Vcoにおける メモリセルのセル電流を各リファレンスセルのセル電流 と比較することでベリファイを行うのである。いま、V co=VR とすると、単一のゲート電圧で複数のしきい値 がベリファイできることになる。これはつまり、リファ レンスセルのしきい値の違いをベリファイ電圧の違いと して利用したものであり、この場合には複数のベリファ 20 イ電圧を用いなくともよいため、電圧供給回路のデバイ ダなどは必要なくなり、回路構成を簡単にすることがで

【0066】さらに、このことを利用すると、図18に 示すように、複数のベリファイ電圧でより多くのベリフ ァイ状態、すなわち VthL1、 VthL2、 VthL3、および V thH1、VthH2、VthH3をつくりだせることがわかる。こ のとき、メモリセルに印加されるベリファイ電圧はある VGL、VGHであり、リファレンスセルにはVR が印加さ れている。

【0067】ところで、フラッシュメモリではテールビ ットの問題がある("´93 Symposiumu on VLSI Technology "83~84頁参照)。特にフローティン グゲートから電子を引き抜いた後の低しきい値セルは、 リーク等の問題を引き起こす。この問題の対策として、 現在、プログラムバック等の技術が提案されている。こ こでプログラムバックとは、しきい値分布が広がってい るメモリセル群に対して、全セルを一括消去して(F-Nトンネリングにより)、再度書込みを行ない(例え ば、ソース、ゲートを0 Vとし、ドレインに5 V印加し て、フローティングゲートにホットエレクトロンを注入 する。)、これによりしきい値の分布を小さくすること をいう (IEDM 91-307 11.4.1~1 1. 4. 4参照)。しかし、これらは多値レベルの場合 には有効ではなくなる。そこで、ペリファイ時にメモリ セルのしきい値を狭い範囲に制限する技術が必要とな る。従来方法では、ベリファイ電圧 VG でメモリセル電 流がIn 以上であることをペリファイした後に、ペリフ ァイ電圧 V<sub>G</sub> ー Δ V<sub>G</sub> ( < V<sub>G</sub> ) でメモリセル電流が I R以下であることをベリファイするなど多くの電圧レベ

14

ルでメモリセルのしきい値を制御する必要がある。

【0068】これに対して、本発明のリファレンス装置 を用いれば、このようなベリファイ操作はより簡単にな る。つまり、ベリファイ電圧を変えなくてもリファレン スセルを切り換えるだけで同じことが実現される。図1 6から明らかなように、リファレンスセルが異なればそ の電流レベルも異なるので、リファレンスセルの切り換 えだけで、メモリレベルの上限、下限を設定できるので ある。

【0069】なお、上記実施例では、リファレンスのし きい値レベルが3水準の場合について示したが、これに 限らず必要に応じて適宜設定すればよい。また、リファ レンスセルの型も上記例に示したものに限らないことも いうまでもない。つまり、上記例ではメモリデバイスに 対しスタックトゲート型のリファレンスセル、ロジック デバイスに対して1poly型EPROM構造のリファレン スセルを用いているが、これに限らずプロセス設計しや すいようにリファレンスセルの型を選択すればよい。

【0070】さらに、以上の例では、同一リファレンス アレイ中に複数のしきい値を持つデバイスを配置した が、各しきい値レベルのリファレンスプロックを形成す ることも可能である。

#### [0071]

【発明の効果】以上説明したように、第1の発明によれ ば、しきい値が異なる複数のリファレンスセルのうち、 いずれかを選択回路により選択してそれをセルの判定に 用いるので、複数のセンスアンプを用いることなく、デ バイスの多様化に対応することができ、回路面積の増大 をもたらすことが回避される。

【0072】第2の発明によれば、リファレンスセルの 30 フローティングゲートとコントロールゲートとの間のキ ャパシタンスを複数のリファレンスセル間で異ならしめ ることにより、ゲートカップル比を異ならせることがで き、これによりリファレンスセルのしきい値を異なるも のとすることができる。

【0073】第3ないし第6の発明によれば、フローテ ィングゲートまたはそれに連続して設けられる導電性キ ャップのコントロールゲートに対向する面の面積を複数 のリファレンスセル間で異ならしめ、これによりフロー ティングゲートとコントロールゲートとの間のキャパシ タンスを異ならしめるので、複雑な工程を経ることな く、フォトマスクの改良のみでリファレンスセルのしき い値を異なるものとすることができる。

【0074】第7の発明によれば、1poly型EPR OM構造の複数のリファレンスセルにおいて、コントロ ールゲート部におけるフローティングゲートとアクティ プ領域とが重なる部分の面積と、読み出しトランジスタ 部におけるフローティングゲートとアクティブ領域とが 重なる部分の面積との比を各リファレンスセル間で異な 50 らしめ、これによりゲートカップル比を異ならしめるの

で、この場合にも複雑な工程を経ることなく、フォトマスクの改良のみでリファレンスセルのしきい値を異なるものとすることができる。

【0075】第8の発明によれば、リファレンスセルの しきい値の違いをベリファイ電圧の違いに置き換えられ るので、複雑な電圧設定の必要がなくなる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例に係るリファレンス装置が組 み込まれた判定回路の構成を示す図。.

【図2】上記リファレンス装置が適用される半導体セルアレイの一例を示す模式図。

【図3】本発明のリファレンス装置が組み込まれたリファレンスアレイを示す模式図。

【図4】上記実施例に係るリファレンス装置のV-I特性を示す特性図。

【図5】上記実施例に係るリファレンス装置が適用される半導体セルV-I特性を示す図。

【図6】program low の場合のセルのしきい値分布例を示す図。

【図7】本発明のリファレンス装置に用いられるリファ 20 レンスセルの構造の一例を示す断面図。

【図8】図7のリファレンスセルのしきい値を異ならしめた例を示す図。

【図9】しきい値の異なる複数のリファレンスセルの製造方法を説明するための図。

【図10】本発明のリファレンス装置に用いられるリファレンスセルの構造の他の例を示す平面図。

【図11】図10のX-X′断面図。

【図12】図10のY-Y′断面図。

【図13】本発明のリファレンス装置に用いられるリファレンスセルの構造のさらに他の例を示す模式図。

16

【図14】図1のリファレンス装置の各リファレンスセルおよびメモリセルに、これらに電圧を供給する電圧供給回路を接続した状態を示す図。

【図15】一般的なメモリセルのベリファイ状況を示す 図。

10 【図16】本発明のリファレンス装置における一般的なベリファイ状況を示す図。


【図17】リファレンス装置を利用した本発明のベリファイ方法を説明するための図。

【図18】本発明のベリファイ方法を複数のベリファイ 電圧を用いて行なう場合を示す図。

### 【符号の説明】


1 ……半導体セル、2 ……リファレンス装置、3 ……センスアンプ、4 ……リファレンス選択回路、5, 6, 7 …リファレンスセル、8 ……電圧供給回路、10 ……半導体セルアレイ、11 ……リファレンスセルアレイ、21, 31, 41 ……半導体基板、22, 32, 43, 45 ……ソース、23, 33, 44, 46 ……ドレイン、24, 34, 47, 48 ……チャネル領域、25, 35 ……ゲート絶縁膜、26, 37, 49 ……フローティングゲート、27 ……polySiキャップ、28, 38 ……層間絶縁層、29, 39 ……コントロールゲート、36 ……素子分離領域、42 ……n-well

【図1】




【図2】


【図3】




【図4】




【図5】





【図6】 セルカウント V+3 V+2 V+1 ([d3) ([d2)([d1) プログラム後のしきい値





【図7】




























【図12】


【図11】




【図13】




【図14】




【図15】



【図16】



【図17】



【図18】

